Verspannungstechniken zur Leistungssteigerung von CMOS-Transistoren

Verspannungstechniken zur Leistungssteigerung von CMOS-Transistoren


89,90 €
inkl. MwSt. & Versandkosten (innerhalb Deutschlands)

von Stefan Flachowsky

Beschreibung

Mit dem Erreichen der Grenzen der konventionellen MOSFET-Skalierung werden neue Techniken untersucht, um die Leistungsfähigkeit der CMOS-Technologie dem bisherigen Trend folgend weiter zu steigern. Einer dieser Ansätze ist die Verwendung mechanischer Verspannungen im Transistorkanal. Mechanische Verspannungen führen zu Kristalldeformationen und ändern die elektronische Bandstruktur von Silizium, so dass n- und p-MOSFETs mit verspannten Kanälen erhöhte Ladungsträgerbeweglichkeiten und demzufolge eine gesteigerte Leistungsfähigkeit aufweisen. Die vorliegende Arbeit beschäftigt sich mit den Auswirkungen mechanischer Verspannungen auf die elektronischen Eigenschaften planarer Silicon-On-Insulator-MOSFETs für Höchstleistungsanwendungen sowie mit deren Optimierung und technologischen Begrenzungen. Die unterschiedlichen Konzepte zur Erzeugung der Verspannung werden kurz rekapituliert. Wesentliche Parameter für eine Erhöhung der Verspannung werden mit Hilfe von Experimenten und numerischen Simulationen bestimmt und technologische Herausforderungen bei der Prozessintegration diskutiert.


Tags: Technik, Elektronik, Elektrotechnik, Nachrichtentechnik


Taschenbuch - 9783838126067
Verlag: Südwestdeutscher Verlag für Hochschulschriften AG Co. KG
Ersterscheinung: Juli 2015
ISBN-13: 9783838126067
Größe: 220 mm x 150 mm x 13 mm
Gewicht: 338 Gramm
216 Seiten
Versandfertig in 3-5 Tagen.