Verbesserung der Code-Overlay-Leistung

Fortschritte in der Elektroniktechnologie und innovative Fertigungsverfahren haben die Halbleiterindustrie zu einer umfassenden Miniaturisierung und einer immer stärkeren Integration des Chipdesigns veranlasst. Eine Folge dieser anhaltenden Entwicklung sind die steigenden relativen Kosten für den Zugriff auf Komponenten außerhalb des Chips, wobei der externe Speicher einer der Hauptverursacher ist. In eingebetteten Systemen und Anwendungen, bei denen Stromverbrauch und Kosten äußerst entscheidende Faktoren sind, hat sich der Einsatz von On-Chip-Scratch-Pad-Memories (SPMs) als gute Alternative zu Caches erwiesen. SPMs sind in vielerlei Hinsicht effizienter als On-Chip-Caches, u. a. in Bezug auf Energieverbrauch, Verlustleistung, Geschwindigkeit, Fläche und zeitliche Vorhersagbarkeit. Gleichzeitig erfordern sie jedoch eine explizite Verwaltung auf Softwareebene. Insbesondere hängt die Systemleistung von einem Overlay-Schema für die Abbildung von Code und Daten auf die größenbegrenzten SPMs ab. Es hat sich gezeigt, dass bei Anwendungen mit großen Codegrößen die Overlay-Kosten erheblich sind. Ziel dieser Arbeit ist die Bewertung und Implementierung von Pre-Fetching als Technik zur Leistungsverbesserung für SPMs.