Travas e Flip-flops tolerantes a falhas de energia baixas

Hoje em dia, os fechos e chinelos de dedo são amplamente utilizados para o armazenamento de dados. Este livro concentra-se na revisão, estudo e concepção de circuitos tolerantes a falhas para reduzir falhas de nível de circuito e proteger um circuito contra falhas. Neste livro, são discutidos oito novos fechos tolerantes a falhas de baixa potência e quatro voltas de corrente sem falhas. As configurações dos fechos são concebidas com a estrutura 1P-2N e estrutura 2P-1N ou estrutura 1P-2N, estrutura 2P-1N e estrutura de elementos C. Se qualquer falha transitória afectar uma das estruturas, então é corrigida pela outra estrutura. As voltas de aresta dupla sem falhas são os novos e únicos desenhos. Até agora, os desenhos DET-FF existentes são construídos utilizando quer o circuito de elemento C ou a estrutura 1P-2N ou a estrutura 2P-1N, mas os novos desenhos propostos são concebidos utilizando a combinação de circuito de elemento C e estrutura 2P-1N ou circuito de elemento C e estrutura 1P-2N. Os novos DET-FFs sem falhas fornecem a saída totalmente livre de falhas e podem aumentar a eficiência do sistema. A potencial novidade deste trabalho é que os novos desenhos apresentados podem reduzir o consumo de energia em 50% e contribuir para a poupança total de energia do sistema.