Systemsimulationen zur funktionalen Verifikation

Bei immer komplexer werdenden integrierten Schaltungen ist der Faktor ¿Mensch¿ die größte unkontrollierbare Fehlerquelle im Entwurfsprozess und somit die Hauptursache für viele Design Iterationen. Die hierdurch auftretenden Verzögerungen im Hinblick auf die Markteinführung eines neuen Produktes, sowie die zusätzlichen Prozess- und Personalkosten verursachen jährlich hohe Gewinneinbußen in der Halbleiterindustrie. Gemäß einer Erhebung von CIR, besteht die Wahrscheinlichkeit einen funktionalen Fehler im Entwurfsprozeß zu begehen ca. 45%. Um diese Fehler im Entwicklungsprozess (z.B. Fehlinterpretation von Spezifikationen, Routing- und Designfehler, Versionsunterschiede,...) frühzeitig erkennen zu können, entwickelt die vorliegende Arbeit eine Methodik, um auf Basis von System-Spezifikationen die Verifikation integrierter Mixed-Signal-Schaltungen auf Toplevel-Ebene - insbesondere des Hochfrequenz-Frontends und der dortigen Nichtidealitäten - zu ermöglichen. An aktuellen Schaltungsbeispielen werden entsprechende Methoden vorgestellt und für die Verifikation hinsichtlich der geforderten Genauigkeitsund Performanceaspekte optimiert.