Sintez asinhronnyh shem iz specifikacij Simulink

V dannoj rabote predstawlen podhod k awtomaticheskomu sintezu diagramm Simulink w asinhronnyh shemah. On osnowan na srede sowmestnogo proektirowaniq CodeSimulink, instrumente, razrabotannom w Turinskom politehnicheskom institute i sposobnom preobrazowywat' diagrammy Simulink w sinhronnye realizacii. Takaq sreda byla rasshirena dwumq razlichnymi sposobami dlq integracii s obychnymi potokami FPGA i ASIC. Sistema, sgenerirowannaq s pomosch'ü PLIS w kachestwe celewoj, osnowana na realizacii paketnyh dannyh, kotoraq trebuet osobogo wnimaniq kak pri sinteze, tak i pri razmeschenii dlq podderzhaniq korrektnosti shemy. Simulink-shemy kompiliruütsq w standartnuü VHDL i sinteziruütsq s pomosch'ü obychnyh instrumentow, predostawlqemyh proizwoditelqmi mikroshem. Poluchennyj kod ogranichen wo izbezhanie nezhelatel'nyh optimizacij sinteza i ogranichen dlq realizacii "äkwipotencial'noj oblasti", neobhodimoj dlq sinteza korrektnyh samooptimizirowannyh shem. V realizacii ASIC ispol'zuetsq sreda razrabotki Timeless Design Environment by Handshake Solutions, kommercheskaq instrumental'naq cepochka, sposobnaq sintezirowat' specifikacii Haste w asinhronnuü logiku. Jexperimental'noe testirowanie pokazalo horoshie rezul'taty, generiruq cepochki men'shego razmera, dazhe chem rukopisnyj kod.