Rendimiento y análisis de la ejecución de tareas fuera de orden en MPSoCs

La estructura de comunicación entre subsistemas puede optimizarse al principio del proceso de diseño utilizando modelos de simulación en tres niveles de abstracción diferentes. Este método de exploración permite evitar algunos bucles de diseño. Con el estudio del caso Motion-JPEG, se ilustra paso a paso todo el proceso de exploración de la comunicación. A partir de los resultados experimentales, se demuestra que, en comparación con la simulación precisa del ciclo, la comunicación entre subsistemas puede optimizarse y evaluarse correctamente a niveles de abstracción superiores. En este proyecto, una solución para un problema de clasificación que se utiliza para la asignación optimizada de paquetes a diferentes rutas de datos dentro de un procesador de red System-on-Chip (SoC). Basándose en una especificación del caso de uso para nuestro clasificador, derivó Heterogeneous Decision Graph Algorithm (HDGA), un enfoque heurístico para construir un clasificador de árbol de decisión que integra resultados de búsqueda externos para ciertos tipos de reglas. Se evalúan varios parámetros para optimizar el árbol de decisión propuesto y se presentan resultados de simulación para mostrar la escalabilidad de HDGA para tamaños de problema típicos. Este proyecto concluye con los resultados de una implementación en nuestra plataforma FPGA.