Reconfiguración parcial con algoritmos AES

El mercado de las FPGA (Field Programmable Gate Array) está creciendo rápidamente con varias aplicaciones en diferentes industrias. Este trabajo informa sobre la Reconfiguración Parcial (PR) mediante la cual la FPGA puede reconfigurarse dinámicamente. La reconfiguración parcial podría ser útil para reducir los requisitos de área y aumentar la versatilidad de los sistemas. Hoy en día los algoritmos criptográficos necesitan ser modificados por razones de seguridad. Además, el hardware dedicado necesario para implementar la aplicación criptográfica es costoso. Por lo tanto, se propone una solución con la ayuda de la computación reconfigurable. Aquí se explora la reconfiguración parcial con el algoritmo AES (Advanced Encryption Standard), para lograr el objetivo de seguridad en la criptografía y para ello hemos desarrollado una nueva metodología de cifrado/descifrado de claves y hemos logrado un muy buen rendimiento.