Reconfiguração Parcial com Algoritmos AES

O mercado de Field Programmable Gate Array (FPGA) está crescendo rapidamente com várias aplicações em diferentes indústrias. Este trabalho relata Reconfiguração Parcial (PR) através da qual a FPGA pode reconfigurar dinamicamente. O PR pode ser útil para reduzir os requisitos de área e aumentar a versatilidade dos sistemas. Hoje em dia os algoritmos criptográficos precisam de ser modificados por razões de segurança. Além disso, o hardware dedicado necessário para implementar aplicações criptográficas é dispendioso. Por isso, a solução é proposta com a ajuda de computação reconfigurável. Aqui a reconfiguração parcial é explorada com o algoritmo AES (Advanced Encryption Standard), para atingir o objetivo de segurança na criptografia & para isso desenvolvemos uma nova metodologia de criptografia/descriptografia de chaves e atingimos um desempenho muito bom.