Rechnerarchitektur

Quelle: Wikipedia. Seiten: 203. Kapitel: Architektur, Hauptprozessor, Virtuelle Maschine, Cache, Supercomputer, Arbeitsspeicher, MMIX, Vier-Spezies-Maschine, Programmable Read-Only Memory, Advanced Configuration and Power Interface, Zuse Z3, Speicherdirektzugriff, Unterbrechungsanforderung, Byte-Reihenfolge, Register, Plattformunabhängigkeit, Advanced Graphics Architecture, Grid-Computing, Speicherkapazität, Gleitkommaeinheit, Memory Management Unit, Befehlszähler, Superskalarität, Lokalitätseigenschaft, AMD64, Von-Neumann-Architektur, Pipeline, Arithmetisch-logische Einheit, IA-64, Harvard-Architektur, Steuerwerk, Leistung, Datenfluss-Architektur, HP NonStop, Interrupt, Schichtenarchitektur, Explicitly Parallel Instruction Computing, Virtualisierung, Paritätsbit, Befehlssatzarchitektur, Rechnerverbund, MikroSim, Sprungvorhersage, 64-Bit-Architektur, Adressierung, Grafikspeicher, Intel-Nehalem-Mikroarchitektur, Schieberegister, Centrino, Booth-Algorithmus, Interruptvektor, Verbindungsnetzwerk, MESI, Flynnsche Klassifikation, Segmentierung, Physical Address Extension, Mikrobefehl, 3D-Beschleuniger, Thin Provisioning, Bitmaske, Intel-Core-Mikroarchitektur, NX-Bit, Soft Error, Intel-Sandy-Bridge-Mikroarchitektur, Transactional Memory, Mikroprogrammierung, Mikroprogrammsteuerwerk, Jini, QuantiSpeed, Schaltwerk, Amdahlsches Gesetz, Adressraum, Synchrone Kommunikation, Seitentabelle, Network Block Device, DLX-Mikroprozessor, Kernspannung, Virtual Appliance, Super-Harvard-Architektur, Tomasulo-Algorithmus, Bit-Pair-Verfahren, MOESI, Very Long Instruction Word, 4-GB-Grenze, Copacobana, NUMA, Adresse, CPUID, Intel-Atom-Mikroarchitektur, Multithreading, Mealy-Automat, 32-Bit-Architektur, Symmetrisches Multiprozessorsystem, Intel 80486, Cache-Kohärenz, Nebenläufigkeit, AMD-Notebookplattform, Gustafsons Gesetz, Systembus, AltiVec, Bit-Slice, Hochleistungsrechnen, Intel 64, Byzantinischer Fehler, Speicherausrichtung, Pipeline-Hazard, Lastverteilung per DNS, Bank Switching, Modified-Shared-Invalid Protokoll, Mikrocode, Hot Swapping, Schaltnetz, Adressrechner, Viiv, 16-Bit-Architektur, Out-of-order execution, Parallelrechner, IOMMU, Shared Nothing Architecture, Shared Memory, Advanced Power Management, Mikroprogrammspeicher, Lose Kopplung, Intel Virtualization Technology, Mikrocodesimulator, Tamarin, Open Desktop Workstation, Reversibles Computing, Memory Mapped I/O, Xgrid, Hilfsübertragsflag, Speicherzugriff, Unified Memory Architecture, 1-Bit-Architektur, Intel vPro, VIA-Isaiah-Mikroarchitektur, Festplattencache, Intel P6, Registersatz, Cache-Algorithmus, Reconfigurable Computing, Programmed Input/Output, Buchungsmaschine, Speculative execution, Application-specific instruction-set processor, Von-Neumann-Zyklus, Bus snooping, NonStop-Rechnersystem, Speed Path, P-Rating, Busmastering, Parallel Sysplex, Arbiter, Befehlsdecoder, Nanoprogramm, Speicherseite, Speichercontroller, Systolischer Array, Mehrprozessorsystem, AMD Virtualization, Akkumulator, Xputer, Sekundärspeicher, Nanocode, DLX-Pipeline, Zeitschlitz, Granularität, Translation Lookaside Buffer, Distributed Shared Memory, Aufzeichnungsdichte, Übertragsbit, Multilib, Bytemaschine, Indexregister, Asymmetrisches Multiprozessorsystem, Zentraleinheit, Mikroassembler, Prefetching, Hybridrechner, Erlangen Classification System, Deskriptor, Hardwareinterrupt, NoRMA, Sequentieller Zugriff, Bit-Reihenfolge, Rechenwerk, Programmable Interrupt Controller, Speicherverschränkung, AMD live!, Dynamisches Sche...