Proizwoditel'nost' i analiz wneocherednogo wypolneniq zadach w MPSoC

Struktura mezhpodsistemnoj swqzi mozhet byt' optimizirowana w nachale processa proektirowaniq s pomosch'ü imitacionnyh modelej na treh razlichnyh urownqh abstrakcii. Ispol'zuq ätot metod issledowaniq, mozhno izbezhat' nekotoryh zacikliwanij pri proektirowanii. Na primere Motion-JPEG poshagowo proillüstrirowan wes' process issledowaniq swqzi. Jexperimental'nye rezul'taty pokazywaüt, chto po srawneniü s tochnym modelirowaniem cikla, mezhpodsistemnaq swqz' mozhet byt' horosho optimizirowana i ocenena na bolee wysokih urownqh abstrakcii. V ätom proekte predlagaetsq reshenie zadachi klassifikacii, kotoraq ispol'zuetsq dlq optimizacii raspredeleniq paketow po razlichnym putqm peredachi dannyh w ramkah sistemy-na-kristalle (SoC) setewogo processora. Na osnowe specifikacii sluchaq ispol'zowaniq nashego klassifikatora byl razrabotan algoritm Heterogeneous Decision Graph Algorithm (HDGA), äwristicheskij podhod k postroeniü klassifikatora na osnowe derewa reshenij, kotoryj integriruet rezul'taty wneshnego poiska dlq opredelennyh tipow prawil. Prowedena ocenka razlichnyh parametrow dlq optimizacii predlozhennogo derewa reshenij i predstawleny rezul'taty modelirowaniq, demonstriruüschie masshtabiruemost' HDGA dlq tipichnyh razmerow zadach. V zawershenie proekta predstawleny rezul'taty realizacii na nashej platforme FPGA.