Programmiruemyj logicheskij blok s ispol'zowaniem SRAM i tehnologii CNFET

FPGA oznachaet Field Programmable Gate Array. Struktury, rabotaüschie na PLIS, w bol'shinstwe sluchaew sozdaütsq s ispol'zowaniem dialektow opisaniq oborudowaniq, naprimer, VHDL i Verilog. Kak sleduet iz samogo nazwaniq, PLIS programmiruütsq w polewyh uslowiqh. Planarnye massiwy soderzhat komponenty, raspolozhennye na ploskosti. Mikropoloskowye kommutacionnye massiwy qwlqütsq gibkimi, poskol'ku ih mozhno ispol'zowat' dlq wklücheniq neobhodimogo primera, kotoryj newozmozhno realizowat' s pomosch'ü odinochnogo komponenta. Singulqrnye komponenty mogut byt' raspolozheny wdol' prqmougol'noj matricy, obrazuq planarnuü reshetku dlq luchshego kontrolq formy i polozheniq wala w prostranstwe. Priemnaq apparatura daet rekurrentnost', blizkuü k proektnoj rabochej rekurrentnosti, s dostojnoj naprawlennost'ü i koäfficientom usileniq. V tot moment, kogda radioprowodnaq struktura zhestko rassredotochena, w ploskosti E uluchshaütsq harakteristiki prihoda. Vliqnie powerhnostnyh woln i obschej swqzi mozhet byt' ogranicheno putem uluchsheniq mezhkomponentnoj razwqzki w obeih ploskostqh. Pokazano, chto pri uwelichenii razdeleniq massiwa dobawlenie radioprowoda principial'no umen'shaetsq.