Progetto di divisore flessibile multibanda con clock a bassa potenza a fase singola

Il sintetizzatore di frequenza utilizza un prescaler come riportato nel divisore del primo stadio, ma il divisore consuma energia. La maggior parte dei sintetizzatori di frequenza IEEE 802.11a / b / g impiegano divisori SCL come primo stadio, mentre i latches dinamici non sono ancora adottati per sintetizzatori multibanda. In questo documento, viene proposto un divisore dinamico, flessibile Logic multibanda integer-N basato sulla topologia pulse-swallow che utilizza un prescaler a bassa potenza a banda larga 2/3 e un prescaler a banda larga multi modulo 32/33/47/48. Il divisore utilizza anche una cella migliorata a bassa potenza per il contatore caricabile a T-bit di inghiottire. Un divisore Logic multibanda dinamico e flessibile integer-N è progettato che utilizza il prescaler a banda larga 2/3, il prescaler multimodulo 32/33/47/48. Poiché la frequenza operativa massima di 6,2 GHz, ha il prescaler multimodulo 32/33/47/48; Programmare i valori dei contatori (P) e Swallow (S) può effettivamente essere programmato per dividerlo su tutta la gamma di frequenze. I contatori P e S sono programmati di conseguenza. Il divisore flessibile multibanda proposto utilizza anche una bit-cell caricabile migliorata per Swallow - contatore e consuma una potenza di 0,96 e 2,2 MW, rispettivamente forniscono una soluzione al sintetizzatore PLL a bassa potenza