Progettazione e implementazione di un'unità MAC a 64 bit basata su FPGA

Al giorno d'oggi nella tecnologia VLSI, le dimensioni, la potenza e la velocità sono i principali vincoli per la progettazione di qualsiasi circuito. Nei normali moltiplicatori, il ritardo è maggiore e anche il numero di calcoli è maggiore. Per questo motivo, la velocità dei circuiti progettati con i normali moltiplicatori sarà bassa e consumerà più energia. Questo libro descrive l'unità di moltiplicazione e accumulazione utilizzando il moltiplicatore vedico e le porte logiche reversibili DKG. Il moltiplicatore vedico è stato progettato utilizzando il sutra Urdhava Triyagbhayam e il progetto dell'addizionatore è stato realizzato utilizzando la logica reversibile per eseguire operazioni ad alta velocità. Le porte logiche reversibili sono anche il vincolo essenziale per il promettente campo dell'informatica quantistica. Il moltiplicatore Urdhava Triyagbhayam viene utilizzato per la funzione di moltiplicazione per ridurre i prodotti parziali nel processo di moltiplicazione e per ottenere un concerto elevato e un'area ridotta. La logica reversibile viene utilizzata per ottenere una minore potenza. Il MAC è stato progettato utilizzando il codice Verilog, la simulazione e la sintesi sono state eseguite con il compilatore RTL di Xilinx e implementate sulla scheda FPGA Spartan 3e.