Progettazione di un DPLL con tecnologia CMOS

I PLL funzionano regolando continuamente un oscillatore a tensione o a corrente per far corrispondere (agganciare) la fase e la frequenza di un segnale di ingresso. Un circuito chiamato comparatore di fase fa sì che il VCO cerchi e si agganci alla frequenza desiderata, impostata tramite un oscillatore controllato in tensione. Quando la frequenza del VCO differisce dalla frequenza di riferimento, il comparatore di fase produce una tensione di errore. Il DPLL (Phase locked loop) digitale è uno dei dispositivi più importanti in quasi tutti i sistemi elettronici. Questo libro introduce la progettazione del DPLL utilizzando la tecnologia CMOS sub-micron a 45 nm e l'implementazione con il software microwind 3.1. Il software microwind 3.1 viene utilizzato per progettare e simulare un circuito integrato a livello di descrizione fisica. Le prestazioni del DPLL sono state osservate anche per le diverse frequenze di ingresso variabili e i risultati sono stati all'altezza. Anche l'intervallo di blocco del DPLL e il tempo di blocco sono stati osservati come previsto.