Progettazione di SRAM in tecnologie nanometriche

Nella progettazione di VLSI, dove un miglioramento della tensione minima di alimentazione e una variazione di pochi secondi di accesso alla memoria o dei tempi di ciclo avranno un grande impatto sulle prestazioni dei SoC. La scrivibilità e la stabilità di lettura delle celle SRAM sono di primaria importanza a basse tensioni di alimentazione e anche per le variazioni di processo, tensione e temperatura. Quando si applica una bassa tensione di alimentazione alla cella SRAM, l'operazione di scrittura non viene eseguita perché la cella non si ribalta ai livelli di tensione desiderati. Per ridurre gli errori di scrittura a basse tensioni di alimentazione, viene proposto un circuito di assistenza alla scrittura che utilizza una tecnica di tensione negativa della linea di bit, in grado di aiutare la cella SRAM a passare ai livelli di tensione desiderati e di assistere l'operazione di scrittura.Quando si applica una bassa tensione di alimentazione alla cella SRAM, l'operazione di lettura non viene eseguita nella cella selezionata e i dati memorizzati nella cella non selezionata vengono disturbati. La tecnica di circuito di assistenza alla lettura a bassa tensione WL proposta impedisce che i dati vengano disturbati nelle celle non selezionate e assiste l'operazione di lettura nella cella selezionata.