Modelowanie i optymalizacja algorytmów pami¿ci podr¿cznej

Przy tworzeniu systemów mikroprocesorowych bardzo wäna jest wydajno¿¿ wszystkich elementów projektowanego urz¿dzenia. Jednym z takich systemów jest pami¿¿ RAM. Aby przyspieszy¿ dost¿p do cz¿sto u¿ywanych regionów pami¿ci, stosuje si¿ buforowanie - przechowywanie danych w dodatkowej, mniej pojemnej, szybszej i dro¿szej pami¿ci masowej. Ogólna szybko¿¿ obliczeniowa zale¿y od algorytmów i parametrów, które decyduj¿ o funkcjonowaniu pami¿ci podr¿cznej. Ponadto, nowoczesne systemy komputerowe maj¿ kilka urz¿dze¿ obliczeniowych dziäaj¿cych jednocze¿nie i produkuj¿cych dost¿p do pami¿ci niezale¿nie od siebie. W celu weryfikacji poprawno¿ci zaprojektowanych systemów cache oraz ich zgodno¿ci z zäo¿onymi charakterystykami bez osadzania zaprojektowanego systemu w rzeczywistym sprz¿cie, stosuje si¿ programow¿ emulacj¿ sprz¿tu. Celem pracy jest zaprojektowanie i implementacja systemu cache dla systemu wieloprocesorowego Intel® Platform Simulator®. G¿ównym wymaganiem stawianym projektowanemu systemowi by¿a elastyczno¿¿ w zakresie niezale¿nej od siebie zmiany niektórych jego elementów.