Modellering en optimalisering van cache-algoritmen

Bij de ontwikkeling van microprocessorsystemen zijn de prestaties van alle componenten van het te ontwerpen apparaat van groot belang. Eén zo'n systeem is het RAM. Om de toegang tot vaak gebruikte geheugengebieden te versnellen, wordt gebruik gemaakt van "caching" - het opslaan van gegevens in een extra minder grote, snellere en duurdere opslagruimte. De totale rekensnelheid hangt af van de algoritmen en parameters die de werking van de cache bepalen. Bovendien hebben moderne computersystemen verschillende computers die gelijktijdig werken en onafhankelijk van elkaar geheugentoegangen produceren. Om na te gaan of de ontworpen cache-systemen correct zijn en of hun parameters aan de beoogde kenmerken voldoen, zonder het ontworpen systeem in de echte hardware op te nemen, wordt gebruik gemaakt van software-hardware-emulatie. Het doel van dit artikel is het ontwerpen en implementeren van een cache systeem voor een Intel® Platform Simulator® multiprocessor systeem. De belangrijkste eis die aan het ontworpen systeem werd gesteld, was de flexibiliteit om sommige onderdelen ervan onafhankelijk van elkaar te kunnen wijzigen.