Minimización del poder dinámico a través de cambios estructurales y técnicas de Vt.

En el último decenio, el diseño de integración a muy gran escala de baja potencia y eficiencia energética ha sido el centro de atención de la investigación y el desarrollo activos. La rápida ampliación de la tecnología, la creciente capacidad de integración y la disipación de la energía de fuga son los factores que contribuyen a aumentar la complejidad del diseño moderno de la VLSI. El escalamiento de la tensión es una de las formas más eficientes de reducir la potencia y la energía en los circuitos VLSI. Debido a la reducción del voltaje umbral, la velocidad de conmutación se hace más rápida, la corriente de fuga activa se incrementa. Se requiere una técnica para manejar dinámicamente la corriente de fuga activa, que reduce la disipación de energía en los circuitos VLSI en diferentes circuitos con diferentes niveles de complejidad. A medida que la tecnología se escala en el régimen de la tecnología submicrónica profunda, la potencia de fuga subumbral aumenta exponencialmente con la reducción del voltaje umbral. Por lo tanto, se hacen necesarias técnicas de fuga efectivas y de minimización dinámica de la potencia.