Minimalizacja mocy dynamicznej dzi¿ki zmianom strukturalnym i technikom Vt

W ci¿gu ostatniej dekady, w centrum aktywnych badä i rozwoju znajdowäy si¿ projekty o mäej mocy, energooszcz¿dne, o bardzo du¿ej skali integracji. Szybka skalowalno¿¿ technologii, rosn¿ca zdolno¿¿ do integracji i rozpraszanie pr¿du up¿ywowego to czynniki przyczyniaj¿ce si¿ do zwi¿kszenia z¿o¿ono¿ci nowoczesnej konstrukcji VLSI. Skalowanie napi¿cia jest jednym z najbardziej efektywnych sposobów redukcji mocy i energii w obwodach VLSI. Ze wzgl¿du na zmniejszone napi¿cie progowe, szybko¿¿ prze¿¿czania staje si¿ szybsza, zwi¿ksza si¿ pr¿d up¿ywu aktywnego. Wymagana jest technika dynamicznego zarz¿dzania aktywnym pr¿dem up¿ywowym, która zmniejsza rozpraszanie energii w obwodach VLSI w ró¿nych obwodach o ró¿nych poziomach z¿o¿ono¿ci. Wraz ze skalowaniem technologii do g¿¿bokiego re¿imu technologii submikronowej, moc up¿ywu subprogowego wzrasta wyk¿adniczo wraz z redukcj¿ napi¿cia progowego. W zwi¿zku z tym konieczne staj¿ si¿ skuteczne techniki minimalizacji wycieków i dynamicznej mocy.