Minimalisatie van het dynamisch vermogen door middel van structurele veranderingen &Vt Technieken

In het afgelopen decennium is het energiezuinige ontwerp van Very Large Scale Integration het centrale punt geweest voor actief onderzoek en ontwikkeling. De snelle technologische schaalvergroting, de groeiende integratiecapaciteit en het lekkende vermogen zijn de factoren die bijdragen aan de toename van de complexiteit van het moderne VLSI-ontwerp. Spanningsschaling is een van de meest efficiënte manieren om het vermogen en de energie in VLSI-circuits te verminderen. Door de verlaagde drempelspanning wordt de schakelsnelheid sneller, de actieve lekstroom wordt verhoogd. Een techniek om de actieve lekstroom dynamisch te beheren, die de energiedissipatie in VLSI-schakelingen op verschillende circuits met verschillende niveaus van complexiteit vermindert, is vereist. Aangezien de technologie schaalbaar is in het diepe sub micron technologie regime, neemt het sub drempel lekvermogen exponentieel toe met de vermindering van de drempelspanning. Daarom worden effectieve lek- en dynamische vermogensminimalisatietechnieken noodzakelijk.