Mejorar el rendimiento de la superposición de códigos

Los avances de la tecnología electrónica y los innovadores procesos de fabricación han llevado a la industria de semiconductores a una mayor miniaturización e integración del diseño de chips. Una de las consecuencias de esta evolución sostenida ha sido el creciente coste relativo del acceso a componentes externos al chip, siendo la memoria externa uno de los principales factores. En los sistemas y aplicaciones integrados, donde el consumo de energía y el coste son factores cruciales, el uso de memorias Scratch Pad (SPM) en el chip ha demostrado ser una buena alternativa a las cachés. Las SPM son más eficientes que las cachés en chip en una amplia variedad de aspectos, como el consumo de energía, la disipación de potencia, la velocidad, el área y la predictibilidad temporal. Sin embargo, al mismo tiempo implican una gestión explícita a nivel de software. En concreto, el rendimiento del sistema depende del esquema de superposición para asignar código y datos a los SPM de tamaño limitado. Se ha descubierto que, en aplicaciones con códigos de gran tamaño, el coste de la sobrecarga de la superposición es significativo. El objetivo de este trabajo es evaluar y aplicar la precarga como técnica de mejora del rendimiento de los SPM.