LNA CMOS con proceso de 130 nm

El campo de la electrónica avanza sin cesar hacia tecnologías cada vez más reducidas. Ahora, una generación de tecnología llega a la nanoescala. A medida que la tecnología se encoge, tiene sus pros y sus contras. Los RFIC utilizan esta nanotecnología para un funcionamiento eficaz. Pero hay algunos retos en el diseño de los RFIC debido al escalado de la tecnología, como el bajo consumo de energía, el diseño de varios circuitos como el amplificador de bajo ruido (LNA), el mezclador, el diseño del amplificador diferencial, etc., la figura de ruido, la adaptación de impedancia, la linealidad, la vida del RFIC, la corriente de fuga, etc. Entre todos estos retos, la linealidad y la figura de ruido de los amplificadores de bajo ruido suponen un obstáculo para el diseño eficiente de RFIC.