Implementazione della DCT 2d a dimensione variabile per la compressione di immagini

La trasformazione discreta del coseno (DCT) è fondamentalmente nota per comprimere le immagini mpeg e jpeg. Il motivo fondamentale per cui è ampiamente utilizzata in tutto il mondo è la sua semplicità e la facilità di calcolo per un'esecuzione più rapida. Sono in corso molte ricerche per un'esecuzione più rapida della media DCT, mentre vengono sviluppati molti algoritmi per la compressione di video e immagini. La tecnica antica che viene utilizzata per immagini di dimensioni limitate è la tecnica di Chen o la tecnica di decomposizione a colonne di fila. Le implementazioni hardware sono difficili e complicate e, utilizzando questi codici, si deve passare attraverso uno schema di codifica lungo e dispendioso in termini di tempo. In questo lavoro viene proposto un metodo nuovo ed efficiente che utilizza il generatore di sistemi Simulink, grazie al quale i codici vengono generati automaticamente e l'implementazione hardware è diventata semplice. Questa architettura è utile anche per immagini di dimensioni diverse. Supporta immagini di dimensioni variabili. L'analisi delle prestazioni dell'utilizzo dell'hardware viene effettuata in modo efficace. I codici generati vengono generati in Verilog e l'utilizzo dell'hardware viene effettuato con Fpga virtex 5 xc5vlx110t.