IMPLEMENTAÇÃO DE UMA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ELEVADO DESEMPENHO

Este livro trata da conceção de um processador RISC utilizando a arquitetura pipelined. O pipelining de 5 fases é utilizado para melhorar a velocidade da operação. As 5 fases são Fetch, Decode, Execute, Memory e Write Back. O processo de conceção inclui várias técnicas de baixo consumo de energia a nível arquitetónico, o que prova que este método é mais eficiente do que as técnicas de redução de baixo consumo de energia no back-end. Os processadores incorporados de baixo consumo são utilizados numa grande variedade de aplicações, incluindo automóveis, telefones, câmaras digitais, impressoras e outros dispositivos semelhantes. A razão da sua ampla utilização reside no facto de serem pequenos, pelo que não ocupam muita área de matriz e o seu fabrico é económico. O baixo consumo de energia ajuda a reduzir a dissipação de calor, prolonga a vida útil da bateria e aumenta a fiabilidade do dispositivo.