Hardware optimizado para la ejecución de la exponenciación modular

El presente documento trata sobre la concepción de arquitecturas orientadas al cálculo de la Exponenciación Modular, que es una operación aritmética de gran importancia en entornos criptográficos. El objetivo del trabajo es la optimización de las arquitecturas mencionadas, de modo que su desempeño sea máximo y el consumo de hardware asociado a su implementación sea mínimo. Lo anterior es consecuencia de que la síntesis de las arquitecturas propuestas se hace sobre dispositivos lógicos reconfigurables, que tienen una cantidad limitada de recursos disponibles. La metodología de diseño de las arquitecturas, va de lo específico a lo general. Empezando por la optimización de los operandos más simples y más básicos, para luego implementar los operandos más complejos hasta lograr una implementación optimizada de la exponenciación modular.