Exploração arquitetural em redes em chip (NoC)

O desenvolvimento de sistemas incorporados coloca um problema de conceção porque estes sistemas têm de encontrar um compromisso entre as suas capacidades (potência de computação, dinamismo) e as limitações dos sistemas incorporados (área de silício, consumo de energia). A solução para o problema da potência de computação consiste em passar para os sistemas multiprocessadores (MPSoC). Além disso, foram desenvolvidas redes numa pastilha (NOC) para fazer face às limitações de intercomunicação, como barramentos, barramentos hierárquicos e barramentos ponto-a-ponto. A infraestrutura de interligação baseada em redes num chip (NoC) está a tornar-se uma abordagem preferida para facilitar a comunicação entre elementos de processamento (PE) em MPSoC. É mais eficiente integrar vários pequenos processadores especializados ou não especializados interligados por uma rede no chip (NoC), que é mais eficiente em termos de energia e silício, do que aumentar o desempenho de um único processador. O objetivo deste trabalho é apresentar uma panorâmica da exploração arquitetónica das NoC.