Diseño e Implementación de una Unidad MAC de 64 bits basada en FPGA

Hoy en día en VLSI, el tamaño de la tecnología, la potencia y la velocidad son las principales limitaciones para diseñar cualquier circuito. En los multiplicadores normales, el retardo será mayor y el número de cálculos también será mayor. Por ello, la velocidad de los circuitos diseñados con multiplicadores normales será baja y consumirán más energía. Este libro describe la Unidad de Multiplicación y Acumulación usando el Multiplicador Védico y las puertas lógicas reversibles DKG. El Multiplicador Védico se diseña utilizando el sutra Urdhava Triyagbhayam y el diseño del sumador se realiza utilizando lógica reversible para realizar operaciones de alta velocidad. Las puertas lógicas reversibles son también la restricción esencial para el prometedor campo de la computación cuántica. El multiplicador Urdhava Triyagbhayam se utiliza para la función de multiplicación para reducir los productos parciales en el proceso de multiplicación y para obtener un alto concierto y menos área. La lógica reversible se utiliza para obtener menos energía. El MAC está diseñado utilizando código Verilog, simulación, síntesis se realiza tanto en RTL compilador utilizando Xilinx e implementado en Spartan 3e FPGA Board.