Diseño de SRAM en tecnologías nanométricas

En el diseño de VLSI, donde una mejora en la tensión de alimentación mínima y un cambio en unos pocos Pico segundos de acceso a la memoria o tiempos de ciclo tendrán un gran impacto en el rendimiento de los diseños de SoC. La capacidad de escritura y la estabilidad de lectura de las celdas SRAM son de interés primordial a bajas tensiones de alimentación y también para variaciones de proceso, tensión y temperatura. Cuando se aplica una tensión de alimentación baja a la célula SRAM, no se puede realizar la operación de escritura porque la célula no se voltea a los niveles de tensión deseados. Para reducir los fallos de escritura con tensiones de alimentación bajas, se propone un circuito de ayuda a la escritura que utiliza una técnica de tensión de línea de bits negativa que puede ayudar a la célula SRAM a cambiar a los niveles de tensión deseados y ayuda a la operación de escritura.Cuando se aplica una tensión de alimentación baja a la celda SRAM, la operación de lectura no se realizará en la celda seleccionada y los datos almacenados en la celda se alterarán en las celdas no seleccionadas. La técnica propuesta de circuito de asistencia a la lectura a bajo voltaje WL evita que los datos se alteren en las celdas no seleccionadas y también ayuda a la operación de lectura en la celda seleccionada.