Design de divisor flexível multibandas com relógio monofásico de baixa potência

O sintetizador de freqüência usa um pré-calibrador, como relatado no divisor do primeiro estágio, mas o divisor consome energia. A maioria dos sintetizadores de frequência IEEE 802.11a / b / g utilizam divisores SCL como seu primeiro estágio, enquanto que as travas dinâmicas ainda não são adotadas para sintetizadores multibandas. Neste artigo, é proposto um divisor multiband integer-N dinâmico e flexível baseado na topologia pulse-swallow que utiliza um pré-calibrador 2/3 banda larga de baixa potência e um pré-calibrador 32/33/47/48 multi-módulo de banda larga. O divisor também utiliza uma célula de baixa potência melhorada para o contador de engolir T-bit loadable. Um divisor Logic multiband dinâmico e flexível de N inteiro é projetado que utiliza o pré-calibrador de banda larga 2/3, o pré-calibrador multimódulo 32/33/47/48. Desde a freqüência máxima de operação de 6,2 GHz, possui pré-calibrador multimódulo 32/33/47/48; Programe os valores dos contadores (P) e de andorinha (S) que podem ser realmente programados para dividi-lo em toda a faixa de freqüências. Os contadores P e S são programados de acordo. O divisor flexível multibandas proposto também usa uma célula de bit carregável melhorada para a andorinha - contador e consome uma potência de 0,96 e 2,2 MW, respectivamente, fornecem uma solução para o sintetizador PLL de baixa potência.