Desempenho e análise da execução de tarefas fora de ordem em MPSoCs

A estrutura de comunicação entre subsistemas pode ser optimizada no início do processo de conceção, utilizando modelos de simulação em três níveis de abstração diferentes. Alguns casos de loop de projeto podem ser evitados utilizando este método de exploração. Com o estudo de caso do Motion-JPEG, ilustramos passo a passo todo o processo de exploração da comunicação. Os resultados experimentais mostram que, em comparação com a simulação precisa do ciclo, a comunicação entre subsistemas pode ser bem optimizada e avaliada a níveis de abstração mais elevados. Neste projeto, é apresentada uma solução para um problema de classificação que é utilizado para a atribuição optimizada de pacotes a diferentes caminhos de dados dentro de um processador de rede System-on-Chip (SoC). Com base numa especificação do caso de utilização do nosso classificador, derivou o Heterogeneous Decision Graph Algorithm (HDGA), uma abordagem heurística para construir um classificador de árvore de decisão que integra resultados de pesquisa externa para determinados tipos de regras. Avaliamos vários parâmetros para otimizar a árvore de decisão proposta e apresentamos resultados de simulação para mostrar a escalabilidade do HDGA para tamanhos de problemas típicos. Este projeto é concluído com os resultados de uma implementação na nossa plataforma FPGA.