Descodificador Assíncrono Viterbi de Baixa Potência

Este livro é sobre a concepção do descodificador assíncrono de Viterbi de baixa potência. Devido às exigências de alta velocidade, baixa potência, baixo peso e longa duração da bateria, um descodificador Viterbi de baixa potência tem uma grande demanda no campo da comunicação. No sistema de comunicação móvel, o descodificador Viterbi ocupa uma área maior de chip que está diretamente relacionada com a perda de potência. Por isso projetamos um sistema que consome menos energia dinâmica e pode ser usado em aplicações de baixa potência. Em vez de usar o relógio Global Clock, o sistema foi projetado usando o relógio local, empregando a técnica de baixa potência como codificação dual rail codificado em 2 fases com o método de decodificação de Transição Mínima de Troca de Registros Híbrido para reduzir a atividade de comutação e evitar operações de memória desnecessárias, de modo a reduzir a potência dinâmica do decodificador. O sistema projetado foi testado com diferentes vetores de entrada e a potência dinâmica é calculada para o decodificador Viterbi Síncrono e Assíncrono. A Análise Comparativa de Potência por diferentes métodos de descodificação provou que o descodificador assíncrono de Viterbi tem um menor consumo de energia que o descodificador assíncrono de Viterbi.