Conception de SRAM dans les technologies nanométriques

Dans la conception de VLSI, où une amélioration de la tension d'alimentation minimale et un changement de quelques Pico secondes d'accès à la mémoire ou de temps de cycle auront un impact important sur les performances des conceptions de SoC. La capacité d'écriture et la stabilité de lecture de la cellule SRAM sont une préoccupation majeure à faible tension d'alimentation, ainsi que pour les variations de processus, de tension et de température. Lorsqu'une faible tension d'alimentation est appliquée à une cellule SRAM, l'opération d'écriture ne sera pas effectuée car la cellule ne basculera pas aux niveaux de tension souhaités. Un circuit d'assistance à l'écriture utilisant une technique de tension de ligne de bit négative qui peut aider la cellule SRAM à basculer aux niveaux de tension souhaités et assister l'opération d'écriture est proposé pour réduire les échecs d'écriture à faible tension d'alimentation.Lorsqu'une faible tension d'alimentation est appliquée à une cellule SRAM, l'opération de lecture ne sera pas effectuée dans la cellule sélectionnée et les données stockées dans la cellule seront perturbées dans les cellules non sélectionnées. La technique proposée de circuit d'assistance à la lecture à faible tension d'alimentation empêche les données d'être perturbées dans les cellules non sélectionnées et assiste également l'opération de lecture dans la cellule sélectionnée.