Chastichnaq rekonfiguraciq s algoritmami AES

Rynok polewyh programmiruemyh wentil'nyh matric (FPGA) bystro rastet blagodarq ih primeneniü w razlichnyh otraslqh promyshlennosti. V dannoj rabote predstawlena chastichnaq rekonfiguraciq (PR), s pomosch'ü kotoroj FPGA mozhet dinamicheski rekonfigurirowat'sq. PR mozhet byt' polezna dlq snizheniq trebowanij k ploschadi i powysheniq uniwersal'nosti sistem. Segodnq kriptograficheskie algoritmy neobhodimo modificirowat' dlq obespecheniq bezopasnosti. Krome togo, specializirowannoe oborudowanie, neobhodimoe dlq realizacii kriptograficheskih prilozhenij, qwlqetsq dorogostoqschim. Sledowatel'no, reshenie predlagaetsq s pomosch'ü rekonfiguriruemyh wychislenij. Zdes' chastichnaq rekonfiguraciq issleduetsq s algoritmom AES (Advanced Encryption Standard), chtoby dostich' celi bezopasnosti w kriptografii, i dlq ätogo my razrabotali nowuü metodologiü shifrowaniq/deshifrowaniq klüchej i dostigli ochen' horoshej proizwoditel'nosti.