Automatização do enchimento de pastilhas para a tecnologia DSM

A crescente complexidade dos projetos de VLSI e tecnologias de processo IC aumenta a desadequação entre o projeto e a fabricação. A semelhança entre um circuito fabricado na bolacha e o desenho na ferramenta de layout torna-se cada vez mais fraca. Variações de processo, defeitos de fabricação, etc. formam novos estrangulamentos de custo (tempo de retorno, produtividade) à medida que entramos na era das ISPVs em escala nanométrica. Isto motiva a pesquisa para melhorar a previsibilidade e o rendimento da fabricação de LSLs, bem como a tecnologia de projeto para superar as variações de processo e erros litográficos. Um CMP e outras etapas de fabricação em LSLs submicrônicas profundas têm efeitos variados sobre o dispositivo e características de interconexão, dependendo das características locais do layout. Para melhorar a previsibilidade da fabricação e do desempenho e para tornar um layout uniforme em relação aos critérios de densidade prescritos, é feita a inserção de geometrias de "preenchimento fictício" no layout. O preenchimento completo do chip dummy fill é um processo iterativo, demorado e que aumenta o tamanho do GDS.