Arquitectura VLSI para un sistema en chip (SOC) para la compresión de imágenes

El rápido crecimiento de las aplicaciones de imagen digital, como la autoedición, los multimedios, las teleconferencias y la televisión de alta definición (HDTV), ha aumentado la necesidad de contar con técnicas de compresión de imágenes eficaces y estandarizadas. Esto se ha hecho más popular con la ayuda de la tecnología System-On-Chip (SOC), que ofrece requisitos de baja potencia, área, retardo y coste. Los datos multimedia (gráficos, audio y vídeo) sin comprimir requieren una capacidad de almacenamiento y un ancho de banda de transmisión considerables. La señal de vídeo digitalizada se comprime mediante DHT, DCT, DFT, DST y sus combinaciones con DHT. La transformada discreta de Hartley se utiliza como transformada básica debido a su reversibilidad; por lo tanto, se pueden desarrollar otros núcleos de transformación a partir de la DHT. La arquitectura se ha desarrollado utilizando el lenguaje descriptivo de hardware Verilog y se ha probado para imágenes fijas. Los resultados de la simulación muestran que la transformada híbrida DHT+DCT alcanza una relación de compresión del 81% utilizando la arquitectura propuesta y también se ha calculado la potencia, el retardo y el área de la transformada híbrida DHT+DCT. El trabajo puede ampliarse para derivar una nueva transformada de núcleo único que pueda tener menos complejidad.