Architettura VLSI per System on Chip (SOC) per la compressione delle immagini

La rapida crescita delle applicazioni di digital imaging, tra cui desktop publishing, multimedia, teleconferenze e televisione ad alta definizione (HDTV) ha aumentato la necessità di tecniche di compressione delle immagini efficaci e standardizzate. Questo è diventato più popolare con l'aiuto della tecnologia System-On-Chip (SOC), che dà requisiti di bassa potenza, area, ritardo, costo. I dati multimediali non compressi (grafica, audio e video) richiedono una notevole capacità di memorizzazione e larghezza di banda di trasmissione. Il segnale video digitalizzato viene compresso usando DHT, DCT, DFT, DST e le loro combinazioni con DHT. La Discrete Hartley Transform è usata come trasformazione di base a causa della sua reversibilità; quindi altri kernel di trasformazione possono essere sviluppati dal DHT. L'architettura è sviluppata usando il Verilog Hardware Descriptive Language ed è stata testata per immagini fisse. I risultati della simulazione mostrano che la trasformazione ibrida DHT+DCT raggiunge un rapporto di compressione dell'81% usando l'architettura proposta e sono stati calcolati anche la potenza, il ritardo e l'area della trasformazione ibrida DHT+DCT. Il lavoro può essere esteso per derivare una nuova trasformazione a kernel singolo che può avere meno complessità.