Synthese van asynchrone circuits op basis van Simulink-specificaties

Dit werk introduceert een aanpak voor het automatisch synthetiseren van Simulink-diagrammen in asynchrone schakelingen. Het is gebaseerd op de CodeSimulink co-design omgeving, een tool ontwikkeld aan de Politecnico di Torino die in staat is Simulink diagrammen om te zetten in synchrone implementaties. Deze omgeving is op twee verschillende manieren uitgebreid om ze te integreren met conventionele FPGA- en ASIC-stromen. Het systeem dat wordt gegenereerd met FPGA's als doel is gebaseerd op bundled-data implementatie, die speciale zorg vereist tijdens zowel synthese als plaatsing om de circuitcorrectheid te behouden. Simulink-diagrammen worden gecompileerd in standaard VHDL en gesynthetiseerd met conventionele gereedschappen die door chipfabrikanten worden geleverd. De verkregen code wordt beperkt om ongewenste synthese-optimalisaties te vermijden en beperkt om het "equipotentiaalgebied" te implementeren dat nodig is om correcte zelfgetimede ontwerpen te synthetiseren. De ASIC-implementatie maakt gebruik van de Timeless Design Environment van Handshake Solutions, een commerciële gereedschapsketen die in staat is Haste-specificaties te synthetiseren in asynchrone logica. Experimentele tests laten goede resultaten zien, waarbij zelfs kleinere circuits worden gegenereerd dan met de hand geschreven code.