Primenenie programmiruemoj wentil'noj matricy

Platformenno programmiruemye cifrowye signal'nye processory (PDSP), usowershenstwowannye sistemnye integral'nye shemy (ASIC) stali klüchewymi komponentami dlq realizacii wysokoproizwoditel'nyh sistem cifrowoj obrabotki signalow (DSP), osobenno w prilozheniqh cifrowoj swqzi, obrabotki izobrazhenij i wideo. Odnako pri ispol'zowanii ätih tradicionnyh processorow wse esche suschestwuet bol'she trudnostej. Dannaq issledowatel'skaq rabota pokazywaet, kak odna iz parallel'nyh tehnologij Field Programmable Gate Array (FPGA) mozhet byt' primenena k probleme cifrowoj obrabotki signalow dlq uwelicheniq skorosti wychislenij. Luchshij algoritm dlq resheniq zadach cifrowoj obrabotki signalow; algoritm bystrogo preobrazowaniq Fur'e (BPF) pokazal znachitel'noe uluchshenie skorosti pri realizacii na PLIS. Obsuzhdaetsq metodologiq proektirowaniq, instrumenty proektirowaniq dlq realizacii funkcij COS w PLIS, naprimer, System Generator ot Xilinx (Impulse Codeveloper), model' programmirowaniq Impulse C i dr. Rassmatriwaetsq proektirowanie na PLIS w srawnenii s drugimi tehnologiqmi, naprimer, programmiruemymi cifrowymi signal'nymi processorami (PDSP), usowershenstwowannymi sistemnymi integral'nymi shemami (ASIC).