Memoria SRAM de bajas fugas

Presento algunas técnicas para disminuir la disipación de la puerta y otras fugas en las memorias SRAM submicrónicas profundas. Este libro revisa en detalle las operaciones SRAM. También revisa diversos mecanismos de fugas intrínsecas de los transistores, como la inversión débil, la reducción de la barrera inducida por el drenaje, las fugas de drenaje inducidas por la puerta y el túnel de óxido de la puerta. Por último, el libro explora diferentes técnicas de circuitos para reducir el consumo de potencia de fuga. Las relaciones W/L se calculan a partir de las ecuaciones de corriente en los transistores (modo lineal y de saturación) para un funcionamiento suave de lectura-escritura tanto de 0 como de 1. Utilizo W1/W3 = 1,5 y W4/W6 = 1,5. Primero diseñé una memoria SRAM convencional y observé la corriente de fuga en distintas tecnologías. En la tecnología de 90 nm, la SRAM convencional muestra una corriente de fuga de 1,87 nA en estado estacionario. El método de caché de retención de datos con puerta de tierra (DGR-cache) reduce la corriente de fuga a 100pA. El método Drowsy Cache reduce la corriente de fuga a 84pA.