✍️ 🧑‍🦱 💚 Autor:innen verdienen bei uns doppelt. Dank euch haben sie so schon 379.645 € mehr verdient. → Mehr erfahren 💪 📚 🙏

Diseño de lógica asíncrona de bajo consumo para decodificadores de Viterbi

Diseño de lógica asíncrona de bajo consumo para decodificadores de Viterbi

von Sakthivel Palaniappan und T. Kalavathi Devi Sakthivel
Softcover - 9786205857212
39,90 €
  • Versandkostenfrei
Auf meine Merkliste
  • Hinweis: Print on Demand. Lieferbar in 5 Tagen.
  • Lieferzeit nach Versand: ca. 1-2 Tage
  • inkl. MwSt. & Versandkosten (innerhalb Deutschlands)

Autorenfreundlich Bücher kaufen?!

Beschreibung

Este libro analiza el diseño de la lógica asíncrona y su importancia en el diseño digital. La mayoría de los descodificadores diseñados y fabricados hoy en día son síncronos. El problema de la desviación del reloj es un reto importante en el diseño síncrono. Por otro lado, los sistemas asíncronos se están haciendo familiares, ya que no necesitan un reloj global y se sincronizan localmente mediante protocolos de comunicación. Se diseña una arquitectura VLSI asíncrona para un decodificador de Viterbi utilizando plantillas Quasi Delay Insensitive (QDI) y Lógica de Interruptor de Tensión en Cascada Diferencial (DCVSL). Se ofrece una visión general de la implementación asíncrona.

Details

Verlag Ediciones Nuestro Conocimiento
Ersterscheinung 30. März 2023
Maße 22 cm x 15 cm x 0.4 cm
Gewicht 102 Gramm
Format Softcover
ISBN-13 9786205857212
Seiten 56