Asinhronnaq logika s nizkim änergopotrebleniem dlq dekoderow Viterbi

V ätoj knige rassmatriwaetsq proektirowanie asinhronnoj logiki i ee wazhnost' w cifrowom proektirowanii. Bol'shinstwo dekoderow, razrabotannyh i proizwodimyh segodnq, qwlqütsq sinhronnymi. Problema perekosa taktowyh impul'sow qwlqetsq osnownoj problemoj pri proektirowanii sinhronnyh sistem. V kachestwe al'ternatiwy, asinhronnye sistemy stanowqtsq priwychnymi, tak kak oni ne nuzhdaütsq w global'nyh chasah, poskol'ku äti sistemy lokal'no sinhroniziruütsq s pomosch'ü kommunikacionnyh protokolow. Asinhronnaq arhitektura VLSI dlq dekodera Viterbi razrabotana s ispol'zowaniem shablonow Quasi Delay Insensitive (QDI) i differencial'noj kaskodnoj logiki pereklücheniq naprqzheniq (DCVSL). Priwoditsq obzor asinhronnoj realizacii.