Architecture VLSI pour système sur puce (SOC) pour la compression d'image

La croissance rapide des applications d'imagerie numérique, notamment la publication assistée par ordinateur, le multimédia, la téléconférence et la télévision haute définition (TVHD), a accru le besoin de techniques de compression d'image efficaces et normalisées. Ces techniques sont devenues plus populaires grâce à la technologie des systèmes sur puce (SOC), qui permet de réduire les exigences en matière de puissance, de surface, de délai et de coût. Les données multimédia non compressées (graphiques, audio et vidéo) nécessitent une capacité de stockage et une largeur de bande de transmission considérables. Le signal vidéo numérisé est compressé en utilisant la DHT, la DCT, la DFT, la DST et leurs combinaisons avec la DHT. La transformée discrète de Hartley est utilisée comme transformée de base en raison de sa réversibilité ; d'autres noyaux de transformation peuvent donc être développés à partir de la DHT. L'architecture est développée en utilisant le langage descriptif matériel Verilog et a été testée pour des images fixes. Les résultats de la simulation montrent que la transformée hybride DHT+DCT atteint un taux de compression de 81% en utilisant l'architecture proposée. La puissance, le délai et la surface de la transformée hybride DHT+DCT ont également été calculés. Le travail peut être étendu pour dériver une nouvelle transformée à noyau unique qui pourrait être moins complexe.