{"product_id":"implementacao-de-uma-arquitectura-de-nucleo-risc-de-32-bits-de-elevado-desempenho-von-chandra-shaker-arrabotu-m-rajani-und-d-ravi-chandan","title":"IMPLEMENTAÇÃO DE UMA ARQUITECTURA DE NÚCLEO RISC DE 32 BITS DE ELEVADO DESEMPENHO","description":"\u003cp\u003eEste livro trata da conceção de um processador RISC utilizando a arquitetura pipelined. O pipelining de 5 fases é utilizado para melhorar a velocidade da operação. As 5 fases são Fetch, Decode, Execute, Memory e Write Back. O processo de conceção inclui várias técnicas de baixo consumo de energia a nível arquitetónico, o que prova que este método é mais eficiente do que as técnicas de redução de baixo consumo de energia no back-end. Os processadores incorporados de baixo consumo são utilizados numa grande variedade de aplicações, incluindo automóveis, telefones, câmaras digitais, impressoras e outros dispositivos semelhantes. A razão da sua ampla utilização reside no facto de serem pequenos, pelo que não ocupam muita área de matriz e o seu fabrico é económico. O baixo consumo de energia ajuda a reduzir a dissipação de calor, prolonga a vida útil da bateria e aumenta a fiabilidade do dispositivo.\u003c\/p\u003e\u003cdiv class=\"aw-variant-hidden-subtitle-div\" id=\"aw-variant-subtitle-9786206245551\"\u003e\u003ch3\u003e\u003c\/h3\u003e\u003c\/div\u003e","brand":"Autorenwelt Shop","offers":[{"title":"Softcover - 9786206245551","offer_id":46903734927685,"sku":"9786206245551","price":43.9,"currency_code":"EUR","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0940\/0622\/files\/96811067-8421-4658-9995-c0ca7a074150.jpg?v=1758608209","url":"https:\/\/shop.autorenwelt.de\/products\/implementacao-de-uma-arquitectura-de-nucleo-risc-de-32-bits-de-elevado-desempenho-von-chandra-shaker-arrabotu-m-rajani-und-d-ravi-chandan","provider":"Autorenwelt Shop","version":"1.0","type":"link"}