{"product_id":"analisi-e-valutazione-di-schemi-di-replicazione-per-memorie-cache-studio-di-memorie-cache-tolleranti-al-wire-delay-von-andrea-mondelli","title":"Analisi e Valutazione di schemi di Replicazione per Memorie Cache","description":"\u003cp\u003eCon l¿aumentare del livello di integrazione sui chip, i sistemi multipro- cessore sono passati dalle implementazioni di sistemi multi-chip a sistemi a singolo chip. Per raggiungere prestazioni otti- mali, tali sistemi necessitano di una comunicazione ad elevata banda e bassa latenza sia tra processore e processore che tra gli stessi e le memorie cache. La gestione delle cache di basso livello rappresenta quindi una sfida importante, specialmente nell¿affrontare il problema di garantire la riduzione delle miss off-chip e contestualmente di dover gestire linee di comunicazione on-chip lente. l presente lavoro di tesi si propone di progettare, realizzare e testare una architettura di cache basata sui tipi D-NUCA e Re-NUCA per sistemi CMP, in cui viene applicato il meccanismo di Victim Cache ed adattato ad una struttura in backset come quella dei sistemi CMP in analisi.\u003c\/p\u003e\u003cdiv class=\"aw-variant-hidden-subtitle-div\" id=\"aw-variant-subtitle-9783639656091\"\u003e\u003ch3\u003eStudio di memorie cache tolleranti al wire delay\u003c\/h3\u003e\u003c\/div\u003e","brand":"Libri","offers":[{"title":"Softcover - 9783639656091","offer_id":39439915253853,"sku":"9783639656091","price":55.9,"currency_code":"EUR","in_stock":true}],"thumbnail_url":"\/\/cdn.shopify.com\/s\/files\/1\/0940\/0622\/files\/00e74d75-b6c1-4d91-b02d-c8412288d5ed.jpg?v=1773123541","url":"https:\/\/shop.autorenwelt.de\/products\/analisi-e-valutazione-di-schemi-di-replicazione-per-memorie-cache-studio-di-memorie-cache-tolleranti-al-wire-delay-von-andrea-mondelli","provider":"Autorenwelt Shop","version":"1.0","type":"link"}